 |
About EES | News & Events | Carrer | Contact Us | EES Login |
||||||
 |
 |
 |
 |
 |
 |
||
 |
 |
 |
|
|
|
|
|
|
 Home > News & Events |
||
|
|||
|
【行動科技．Portable Design Taiwan】 台灣通訊．行動科技雜誌#No.166（2007/10） John Donovan 毋庸置疑地，「應用導向積體電路」（ASIC：application-specific integrated circuits）可說是過去以來業界最佳的設計標的。不僅因為具備了穩定、不隨時間而改變等優勢，其經過繁複設計流程考驗與鉅額成本投入後，還具有可產生高銷售量的誘人商機。而從這個角度來看，要讓習慣於如此行事風格的業界人士，突然改變心意而轉向其他晶片思維，似乎有點緣木求魚。 回頭想想一般消費性電子產品與裝置，其在開發過程中可能經歷的三大階段，或許就可以稍微理解本文之所以要把ASIC和「單晶系統」（SoC：system-on-chip）放在一起談的原因了。首先，光是要決定該採哪一種方式，就已經公說公有理、婆說婆有理了。而其次，若再以「非重複性工程」（NRE：Non-Recurring Engineering）（譯註：NRE在業界另有「引用之外的開支」的說法，non-recurring expenses，或譯為非耗材費用，由於前者比較偏向於描述半導體的光罩步驟，在此故以其譯之）的開發步驟來論，即使是MP3播放機或者行動電話手機等相同的裝置，NRE會因為選擇了不同的晶片思維，而會有不同的成本差異，其結果甚至會遠大於產品完成後所必須花費的行銷費用。最後，是否要整合所需的編碼解碼器（CODEC）、無線傳輸介面，也都會影響整個產品的開發流程，並且會牽動最終產品的賣相與生命週期。 時至今日，許多可程式化SoC（Programmable SoC，簡寫為PSoC）已經進化到可以容納不同的技術標準與傳輸介面，這對於既有的ASIC來說，或者進一步講到「本為同根生」的SoC，無疑產生了不小的威脅。而如此的威脅，對於錙銖必較的可攜式電子產品來說，就會變得非常嚴重了。 一九七○年代中期的ASIC 第一顆全客製化（full-custom）的ASIC是在一九七○年代中期問世的，其初衷乃在於可以為特定的單一客戶，提供穩定且大量的設計成品。儘管其NRE所費不貲，ASIC的電路密度與開發速度也會跟著提升不少。關於ASIC與本文將探討的各種主要SoC類別的發展樹狀圖，請詳見【圖一】。 圖一：可程式SoC與ASIC的產品發展樹狀圖。（資料來源：Semico Research／製圖：柳林緯） 到了一九八○年代，ASIC的製造商開始推出具有「未連接之電晶體和電阻的電路層」（layers of unconnected transistors and resistors），或可稱之為未連接的「邏輯閘陣列」（gate arrays）。設計師會把邏輯閘等級（gate-level）的連線清單（netlist）給圖像映射（map onto）到這些陣列中，並產生出連接所需的金屬層，以便能達成所需的邏輯功能或組成特定的電路。在這種方式下，NRE與光罩（mask）成本，比起最早的全客製化ASIC便宜了許多，但缺點是所有邏輯閘的使用率（gate utilization）不佳，連帶造成電路密度降低，並導致晶片尺寸（die size）過大。 爾後，ASIC的製造商旋即透過各種當時所能掌握的電氣特性，開始建立更大的功能區塊（functional blocks），透過所謂「標準元件」（standard cell）的手法，來製作ASIC。當然，這也促使了整個業界對於第三方之EDA（電子設計自動化，Electronic Design Automation）工具廣泛興起，並造就了這方面的龐大產業。標準元件的出現，使得ASIC的NRE得以降低，卻仍能保有整體的高邏輯閘密度表現。 在標準元件ASIC的浪潮湧現後，也自然而然地孕育出了SoC。不同於標準元件ASIC，SoC能整合像是SRAM（靜態隨機存取記憶體）這樣的大量矽智財核心及區塊（large IP cores and blocks），使得高複雜度的設計成為可能，甚至能夠在同一晶片中或者在不同基材（substrate，或譯為基質）中，同時囊括數位、類比、混模（mixed-signal）、以及射頻（RF）等訊號功能。 結構化或平台化的ASIC 接著來看的是「結構化」（structured）ASIC，或所謂「平台化」（platform）的ASIC，這個因為邏輯閘陣列的增長而應運出來的晶片思維，透過單純的結構設計，在晶圓產製（fabrics）的過程中，提供了較為簡易的設計流程，遠勝於以往標準元件ASIC所需的費時工夫。而由於具備了可單次編程（OTP：one-time programmable）的特點，一般也被視為「可程式化」的ASIC，即使嚴格看來，這玩意兒只具備了「可組態化」（configurable，又譯為可設定）的能力而已。 以一個七層（seven-layer）的金屬結構化ASIC來看，其前五層會以預鑄（prefabricated）的邏輯元件（logic cells）與記憶體區塊（memory blocks）層所組成，其內的矽質與金屬層都已經預先安置好了。設計人員透過邏輯閘等級的連線清單（netlist），在較低層的邏輯元件與記憶體區塊之間，產生出金屬連接。其中，唯有較高層級的部分需要依照客戶的規格來建立。比起其他需要全客製化的眾家親友來說，結構化ASIC著實省下了不少的開發成本。 結構化ASIC儘管都有其基本的、重複的模組，但仍會因其不同的結構方式，而有不同的變化。這些模組可以是邏輯電路、RAM（隨機存取記憶體），也可以是暫存器、緩衝驅動器等。這些模組或許會有細密的條理（fine grained），由單純的邏輯元素（logic elements）所組成，甚至也會有可能包含了更為複雜的結構，像是「轉換對照表」（LUTs：look-up tables，或譯為檢查表）以及多工器（multiplexers）等，或者還可以加上邏輯閘與正反器。 晶片中其他可能的部分還有SRAM區塊、數位鎖相迴路（DLL：digital-locked loops），以及可組態化（configurable）的高速輸出入電路。縱使結構化ASIC難以整合大量的矽智財（IP）區塊，那些好比是常見於SoC或現場可程式化邏輯閘陣列（FPGA：Field Programmable Gate Arrays）結構中的三十二位元RISC（Reduced Instruction Set Computing，精簡指令集運算處理）中央處理器（CPU）核心電路，但我們仍可將其看成是SoC。 結構化ASIC的三種形式 結構化ASIC依據其晶圓產製的不同，可以分成三種形式（forms），分別為；現場可程式化（field programmable）、金屬可程式化（metal programmable），以及標準金屬式（standard metal）。所有這三者間都有一個共同的結構特徵，即：邏輯層與光罩層均已事先定義（predefined），根據不同的邏輯功能需要，把層級（layers）間給金屬化（metallization），或藉由設定或相互連接的方式，來連接不同的層級。 現場可程式化的晶圓產製形式，使用記憶元件（memory cells）來達成程式化的能力（programmability），這頗為類似FPGA的作法。當然，跟FPGA一樣，此等晶片也極具彈性，但令人惋惜的是，這也勢必和FPGA一樣，比起其他OTP的晶片，這裏需要耗費大量的電力，以及在每個邏輯閘中放入更多的矽材質（即電晶體）。 金屬可程式化的晶圓產製方式，一般都要使用三到四個路徑連接（routing）並透過層級來設定一個元件，同時，大都需要三至十個光罩程序，來程式化並連接成（route）一項電路設計。正因為這些路徑連接在真正使用並設定該元件之前無法確定，元件的時序以及訊號的完整性（timing and signal integrity）將成為此等元件最棘手的問題。不過，從實際的使用情形來看，這種方式是當前結構化ASIC最普遍使用的方式。 相反地，標準金屬式晶圓產製方式，在所有的環節區段（track segments）中都採行了「事前設定」（preconfigure）與「預先特性化」（precharacterize）的手法，設計人員只需設定好記憶體與邏輯區塊，並且在設計圖出圖（taping out a design）之前，透過程式化一至兩個層級的方式，開啟或關閉不同的路徑連接管道（routing paths）即可。由於這些路徑連接管道的特性都可以事先掌握，元件的時序以及訊號的完整性等問題就顯得微不足道，且光罩的成本也最低。 ViASIC（網址http://www.viasic.com）與eASIC（網址http://www.easic.com）（譯註：該公司在台業務由翊傑科技股份有限公司EE Solutions Inc.代理，其網址為：http://www.e2-solutions.com/english/index.html）這兩家公司，均採用了標準金屬式晶圓產製，但彼此間的設計方式卻有些出入。ViASIC採行的結構化ASIC晶圓產製方法，名為「ViaMask」，此方法只需要客製化單一層級而已，故其也只需要單一次光罩步驟就夠了。 圖二：ViASIC採行的結構化ASIC晶圓產製方法，名為「ViaMask」，此方法只需要客製化單一層級而已，故其也只需要單一次光罩步驟就夠了。（資料來源：ViASIC／整理：柳林緯） 圖三：ViASIC（網址http://www.viasic.com）與eASIC（網址http://www.easic.com）在台業務代理翊傑科技股份有限公司EE Solutions Inc.，其網址為：http://www.e2-solutions.com/english/index.html）。（圖／http://www.e2-solutions.com/english/index.html） 而根據 eASIC公司資深行銷總監Jasbinder Bhoot指出，該公司的「免光罩可程式化ASIC」技術，乃透過了客製化的金屬路徑連接，來結合可程式化SRAM與具LUT基礎的邏輯元件。此技術一方面在設計邏輯以「軟處理」的理念，讓元件在啟動時（device power-up），一點一滴地載入客製化的內容。另一方面在路徑連接製程上卻採「硬道理」的作法，其組成份子，包括：將事先在晶圓鑄造（foundry）時使用電子光束（e-beam）刻印在晶圓（wafer）上的客製化單一層級、以及其他金屬路徑連接層級等共四個層級。在這一軟一硬的加持下，此技術不需要光罩步驟。 儘管這些結構化ASIC對於晶圓廠來說具有便宜、快速的優點，但它們也只有可單次設定的特點而已。於是，業界就有了平台化ASIC（Platform ASIC）與SoC的出現。這兩者的特色在於：提供了廣泛的功能（一般都包含了處理器核心、記憶體、匯流排、周邊、以及輸出入電路），並且可滿足特定應用場合的需求，像是多媒體處理。舉例來說，像是業者NEC，就推出了一個名為「增強型多媒體架構」（EMMA：Enhanced Multi-Media Architecture）的平台化ASIC。根據NEC電子美國分公司（網址http://www.am.necel.com）客製化SoC解決方案事業部副總裁暨總經理Kazu Yamada（其全名為Kazuyoshi Yamada，音譯：山田和芳）指出，其晶片中有百分之九十的部分是事先定義好的，剩下的百分之十可留做客製化使用，其一般均朝金屬層級的程式化下手。在這些可供客製化的區域裏，或許可能是邏輯閘陣列，也或許可能是包含了透過「系統封裝組態」（system-in-package configuration）來進行的快閃記憶體。而在這之後，其可重複程式化的特點，當然也就可以順理成章的出現在SoC內部的處理器身上。 圖四：NEC電子美國分公司，網址：http://www.am.necel.com。 從某方面來探究，比起其他人對於FPGA晶圓產製的支持，Kazu Yamada或許可稱之為邏輯閘陣列與嵌入式記憶體的愛好者。其立場或許是因為，邏輯閘陣列所具有的邏輯性。實質上來看，這些ASIC比起FPGA，光是以150nm（耐米）製程為例，就確實可享有低功率、體積小、速度快的優勢，甚至在某些情況下，其價格還低於90nm之FPGA不少。 可組態化：configurable 談了這麼多程式化、編程的字眼，到目前為止，本文對「可組態化」（configurable）這個字眼的定義是：在最終晶片產出之前，變更其內部的邏輯閘。但事實上，要做到這件事，可透過兩種不同的手法：大可透過變動內部邏輯閘來「設定」SoC裏的CPU，也可藉由改變其指令集架構（ISA：instruction set architecture）來完成。當然，為了要滿足特定的應用，還可以在平台化SoC中置入一個可組態化的邏輯區塊，或者客製化其所使用的指令集。在實際的環境中，NEC與其他平台化SoC的供應商，採行的是前者的作法，而部分廠商像是泰思立達（Tensilica，譯註：網址http://www.tensilica.com，其中文網址為http://www.tensilica.com/taiwan/index.htm）與英商阿爾卡國際（ARC International，以下簡稱為ARC，其網址為http://www.arc.com/），則是選擇了後者，也就是讓客戶在「預拌」好的矽材質中，根據自身的需要優化其CPU核心。 圖五：英商阿爾卡國際（ARC International，簡稱為ARC）日前宣布其針對高密度多媒體處理之消費性電子應用產品所推出的可組態化次系統問世，該解決方案名為「ARC Player Subsystem」（ARC播放次系統）。（資料來源：ARC／整理：柳林緯） 而隨著消費性電子產品的時代來臨，這也連帶激化了業界大量採用可組態化SoC的腳步。在某種程度下，這些以「可以讓組態化做得更漂亮」（configurability-even better）、「就是要做到充分的可程式化能力」（programmability-promises）為訴求的晶片問世，也讓消費性電子產品的賣相越來越好。套句某廠商的話來說，就是「今天要是買了我們這些具有可程式化能力的晶片，就算到了明年你的產品都還能在市場上生龍活虎。」 根據市場研究調查機構Semico Research（網址為http://www.semico.com）資深ASIC/SoC分析師Rich Wawrzyniak指出，每家公司都想在其晶片設計上獲得最大的投資報酬結果。那要是換成你，你會怎麼做？這句話雖然說得輕鬆，但很多事都是一體兩面，有失有得的。簡單來說，如果想把晶片的架構搞得很複雜，那就得花上許多時間和工夫，那假使你想讓晶片變得很有彈性，那麼就要動不動修修補補。 是否要恰到好處？恰如其份？ 先來想想，需要做到「即時修改」的境界嗎？還是，只需要在實際製程中離線更新就好了？如果是醫療和航太應用的話，前者或許是一定要做到的承諾，但這卻必須大費周章，不僅花錢花時間，還需要投入許多的人力物力。Rich Wawrzyniak還認為，當需要增加記憶體時，到底要放進多少邏輯閘才足夠？如果高估的話，這不僅是浪費製程與電晶體，還耗費了成本與電力。那麼，要是低估的話呢？那不就完蛋了？誰敢說自己一定會做得恰到好處？ 對於晶片缺乏現場可程式化的能力，其實還是有辦法可以「搞定」的。其中一個方式就是，想辦法設計出一套精心調配的CPU與周邊電路。對此，ARC公司的解決方案架構資深主管Peter Wells便表示，可組態化的能力只是把CPU或次系統（subsystem）帶向某個應用而已，而在軟硬體的界線越來越模糊之後，只需把這些屬於硬體的元件的速度提升，來滿足特定的應用環境即可。而這樣的思維，或許有人認為這已經是晶片設計的基本功或常態了，但結果卻換來不斷競逐硬體的性能，而忽略了軟體是否能跟著一併成長。因此，要如何移轉改良，以便適合於所需的標準，這才是值得去努力的方向。至於，這其中該思考哪些東西是能嘉惠於該特定應用程式的部分，而哪些是會危害此應用的部分，也是不能忽視的項目，否則，很難設計出與這些應用環境緊密結合的晶片。 而從Semico Research的預測數據中得知，包含可組態化CPU核心的ASIC到了二○○九年，可望占有百分之二十的市場比重，其年複合成長率（CAGR）將是百分之四十五點九左右。 在可組態化CPU核心之後，ARC日前宣布其針對高密度多媒體處理之消費性電子應用產品所推出的可組態化次系統問世。該解決方案名為「ARC Player Subsystem」（ARC播放次系統），包含了一個三十二位元的ARC 625D可組態化核心、MPEG-4影像解碼器、MP3解碼器、影音同步化電路、錄音電路、以及作業系統核心電路（operating system kernel）等。其可供選用的音頻解碼器，包括：WMA、AAC與杜比（Dolby Digital Consumer）AC-3。s 德州儀器公司的DaVinci 而在各種影音格式不斷湧現的同時，也促使了平台化SoC變得越來越具有可程式化的功能。對此，市場調查研究機構In-Stat（網址為http://www.instat.com）聚合與半導體事業群資深主管Frank Dickson便指出，已經有一些公司開始投入平台化SoC的市場，而這些具有一定水準之可程式化能力的晶片，將可充分適用於一整組的應用功能。同時，Frank Dickson還以德州儀器（Texas Instruments，簡稱為TI，網址http://www.ti.com）公司聞名於業界的DaVinci（達文西）晶片為代表，來說明這樣的態勢。 圖六：德州儀器（Texas Instruments，簡稱為TI）公司的DaVinci系列晶片乃由一個ARM9處理器和一個TMS320C64x+數位訊號處理器（DSP：digital signal processor）核心，並加上視訊與影片的輔助處理器（coprocessors）所組合而成，藉此提供可適用於可攜式多媒體裝置的解決方案。（圖／http://focus.ti.com/paramsearch/docs/parametricsearch.tsp?family=dsp§ionId=2&tabId=1852&familyId=1300） Frank Dickson表示，基本上，這些晶片都是源於SoC而來，只不過是以可組態化的訴求問世，並能符合一些常見應用環境的需求。客戶在使用時，可以透過某種類似「獨家配方」的調整或修正，來讓其產品或應用能在市場上產生一定程度的差異化。 到目前為止，相信不難理解，某些廠商（像是ARC）是以多媒體次系統為宗旨，在SoC上提供了優化和可填入的軟體核心（drop-in soft core），有些廠商（譬如TI的DaVinci解決方案）則是以具備多媒體處理功能的處理器為核心，以其所設置好的完整電路組合，來整合成一個複雜的多媒體系統。 DaVinci係由一個ARM9處理器和一個TMS320C64x+數位訊號處理器（DSP：digital signal processor）核心，並加上視訊與影片的輔助處理器（coprocessors）所組合而成，藉此提供可適用於可攜式多媒體裝置的解決方案。TI所提供的此等晶片，可以視為是一系列的應用導向SoC，以及包含一整組的工具、軟體、和相關廠商所提供的應用組合。此外，還有一連串的周邊可以利用，並且還提供了多重核心電壓（multiple core voltages）的能力，以便提升電池的續航表現。因此，該公司全球數位訊號處理晶片系統平台經理Greg Mar，就把DaVinci形容為：可組態化、可軟體程式化（software programmable）、以及適用於特定垂直整合的應用平台。 圖七：TI所提供的此等晶片，可以視為是一系列的應用導向SoC，以及包含一整組的工具、軟體、和相關廠商所提供的應用組合。此外，還有一連串的周邊可以利用，並且還提供了多重核心電壓（multiple core voltages）的能力，以便提升電池的續航表現。（圖／TI提供） Greg Mar指出，該公司深信DSP的軟體可程式化的能力、以及ARM處理器的表現，而在此同時，TI也看到了業界對硬體加速器的強烈需求，以及對固定功能之晶片有深刻的重視。也就基於這樣，在DaVinci系列晶片中，DSP和ARM處理器都是可軟體程式化的，只是一個負責訊號處理，一個負責系統控制彼此各司其職罷了。然而，即使硬體可以依據特定應用來調校，其另行配置的視訊處理次系統，還是需要專注在前端和後端之影像傳輸埠的工作，藉此將訊號編碼成使用者所需的PAL或NTSC格式。當然，在顯示方面還需要專屬的硬體引擎來處理螢幕畫面顯示（OSD：on-screen display）的工作。而此OSD電路需要有可程式化能力，以使其能提供多重視訊與螢幕畫面顯示的視窗，而這裏的可程式化能力，應該特別指的是暫存器的可程式化。 多媒體影像處理將影響產品的差異化 在此稍微解說其電路的運作情形，在前置終端（front end）的部分，CMOS（互補式金屬氧化物半導體）影像感測裝置提供了系統未經處理的彩色RGB影像資料，接著DaVinci負責處理色域轉換（color space conversion），也就是把RGB的色域訊號，轉換成是何運算及處理的YUV色域訊號。此時，尺寸變更模組（resizer module）可用於前置終端與後置終端（back end）兩者的連接埠，其目的在於將訊號大小變成四倍或者縮為四分之一，並且，還要加入濾波器修整其間的數據資料。而最後，DaVinci所提供的視訊與圖像輔助處理器，除了可負責影像壓縮的演算機制（compression algorithms），以便支援各種檔案格式，也可在DSP忙碌時分攤其繁重的工作，特別是在影像動向估算（motion estimation）與迴圈阻絕（loop blocking）等。其目的是要讓DSP空出更多的運算資源，來處理影像分析、過濾以及其他更需要繁複運算的事務。 Greg Mar認為，有些事情交給硬體加速器來做，或許在某種環境下，會勝過交給一般運算處理的電路。從這樣的觀念看來，DaVinci不僅整合了所有穩紮穩打的工夫到其硬體電路中，還可以讓這些所有的電路能在軟體的控制下運作順暢。 除了TI在這方面有所著墨之外，其他業者，像是美商亞德諾半導體（Analog Devices Inc.，簡稱為ADI，網址http://www.analog.com/）的BlackFin系列晶片，也有異曲同工之妙。Blackfin處理器係以十段式RISC MCU/CPU管線為基礎，並配有混合式十六暨三十二位元（16/32-bit）ISA架構為核心。同時，該晶片內部所包含的指令，還特別針對了影像處理的應用環境強化而來。對此，ADI公司Blackfin行銷暨業務發展經理Chuck Goehringer表示，該晶片簡單來說就是一款可程式化的DSP。 圖八：美商亞德諾半導體（Analog Devices Inc.，簡稱為ADI）的BlackFin系列晶片，係以十段式RISC MCU/CPU管線為基礎，並配有混合式十六暨三十二位元（16/32-bit）ISA架構為核心。（資料來源：ADI／整理：柳林緯） Chuck Goehringer認為，可程式化的能力（programmability）乃是決定多媒體SoC優劣的關鍵。之所以要有這樣的功能，就是不要讓產品的演算機制與功能給綁死了。而大家所能看到的絕大多數「應用導向訊號處理器」（ASSP：application specific signal processor）（譯註：ASSP的另一個意思為application-specific standard product，標準應用導向產品），也都或多或少具有某部分的可程式化功能。 至於在某些專以應用導向而設計出的晶片，則是以某些強化了的可程式化架構，以其大幅提升性能表現。這些可能的架構，舉例來說，就是以嵌入處理器、整合或嵌入DSP，甚至是加入ARM處理器等方式來問鼎江湖。一般來說，具有所謂可程式化能力，就會有一定的性能表現，而其客製化的能力也是一體兩面的。之所以這些晶片能適用於某些應用環境，就在於它們能藉由嵌入或置入的硬體電路，來提升與優化整體的處理能力與性能表現。 可程式化與否的前提？ 此外，Chuck Goehringer還指出，有兩件事牽涉到可程式化與否：（一）事前無法得知所要處理的特定項目為何，且必須在面對時立即解決之；以及（二）客戶想拿回去自行設計開發符合於其特定用途時，而且又不想讓晶片供應商弄清楚這些客戶真正的用途為何。而無論是什麼，其目的都是希望客戶可以利用這些晶片來創造其產品「差異化」。 Chuck Goehringer還點出，在設計時要讓晶片的矽智財留在晶片裏，以便確保開發廠商在晶片中可程式化記憶體裏的智慧財產。因為一旦在製程中，透過電子束探針（e-beam probes）的處置過程，可以破壞記憶單體的電荷狀態，而整個可程式邏輯的結構便無法再重建之。因此，BlackFin之客戶的設計人員，就可在這種強調機密安全的訴求下，使用客戶所提供的專屬資料，來保障其在特定記憶體區塊中的「業務隱私」，並在客戶許可的條件下，使用可程式化的解決方案，來確保客戶在軟硬體設計方面的競爭優勢。 雖然DaVinci與Blackfin等晶片，採用了三十二位元的RISC架構來運作，部分廠商，像是新加坡商柏士半導體（Cypress Semiconductor）（網址http://www.cypress.com/）則是以其所謂「可程式化SoC」（programmable SoC，簡稱為PSoC）來建立其在八位元產品市場的競爭地位，至今，已經銷售超過一億顆的晶片了。柏士半導體的PSoC，係以一個M8（8051）的MCU為核心，再加上一連串的可程式化數位與類比周邊電路集結合成，並且可以即時（on the fly）依照所需的應用來重新程式化（reprogrammed）。 圖九：新加坡商柏士半導體（Cypress Semiconductor）則是以其所謂「可程式化SoC」（programmable SoC，簡稱為PSoC）來建立其在八位元產品市場的競爭地位（資料來源：Cypress／整理：柳林緯） 柏士半導體公司PSoC產品行銷總監Steve Gerber指出，該公司所謂的PSoC乃是一個可程式化的ASIC，但這個ASIC卻有一小部分可以在電路中自行彈性調整的地方。同時，PSoC內部，也可以看成是一個具有各種整合不同周邊之能力的MCU。在實際的用途上，PSoC已經在汽車與消費性電子產品中贏得不少市場，諸如：數位相機（DSC：Digital Still Cameras）、可攜式多媒體播放機、擴充基座（docking stations），甚至是有如「大火爐」的伺服器等，在這些個應用環境中，PSoC主要用於電壓監控與排序（sequencing），並取代過去FPGA在此的地位。 Cypress與Actel的解決方案 除了柏士半導體的晶片在市場上有所成就外，美商愛特（Actel）（網址http://www.actel.com/）的近來也在可程式化SoC市場中有所成果，旗下名為「融合式可程式化系統晶片」（Fusion Programmable System Chip，簡稱為Fusion PSC）號稱是「世界第一顆混模訊號的FPGA」，整合了可組態化的類比電路、大容量快閃記憶區塊、專屬的時序產生與管理電路，以及高性能可程式化邏輯電路於一身的單晶（monolithic）元件。該元件將會使用快閃式FPGA的晶圓製程，並將類比電路、SRAM，以及一個軟體MCU（ARM7或8051）整合進去，當然也可視情況將硬體線路（hard-wired）與軟體矽智財（soft IP）給融合在一起。 圖十：美商愛特（Actel）旗下名為「融合式可程式化系統晶片」（Fusion Programmable System Chip，簡稱為Fusion PSC）號稱是「世界第一顆混模訊號的FPGA」。（資料來源：Actel／整理：柳林緯） 雖然本文不打算談論平台化FPGA（platform FPGA），或者所謂系統可程式化晶片（systems on a programmable chip），但在本文談了這麼多形形色色的可程式化SoC之後，相信對於很清楚知道自己目前手上所必須處理之應用環境的設計人員來說，應該不難找出最是何於自身的晶片了。當然，若有人問我這樣的問題該有什麼答案？想必，「看情況吧！」（It depends）或許是個大家都會同意的答案才是。 要為應用產品組織出一個客製化的CPU，總是得在速度與設計彈性間相互折衝。在消費性電子產品上，加入某種程度的可程式能力，以便能適應日後產品規格的變化是一回事，而要如何透過購入某些能保障自身開發智慧結晶的矽智財，並透過軟體的搭配，使產品有一定程度的差異化這又是另一回事了。假使手上所處理的應用產品需要現場可程式化的能力，絕對有不少晶片類型可供選擇，但無論如何，價格或許會是最重要的考量點。 拋開舊愛新歡的束縛：訂做一個她 如果想藉由輔助處理器與硬體加速，來達到產品的設計初衷，誰敢拍胸脯保證說自己絕對能做得到？雖然有很多方法，可以達成這些產品開方時最早設立的目標，但要如何最有效率的完成，並讓如此諸多資料能順利進行，其實不是一件簡單的事。 圖十一：（資料來源：ADI） 然而，在訊號與CPU間的往來傳輸過程中，透過匯流排與時脈週期，除非今天所組織起來的CPU是以專屬於某一項特定的應用而來，否則誰敢說自己的產品絕對沒有任何問題。而在需要多種功能於一身的產品上，則必須不斷審視所有的設計，包括：周邊、軟體、支援性等，並思考該採哪種可程式化晶片、以及哪種晶片和整體解決方案，最能符合設計當初的精神。 圖十二：對於需要集多種功能於一身的產品，則必須不斷審視所有的設計，包括：周邊、軟體、支援性等，並思考該採哪種可程式化晶片、以及哪種晶片和整體解決方案，最能符合設計當初的精神。（資料來源：ACTEL） 可程式化SoC的出現，並非舊愛新歡般地準備趕走或取代ASIC，但無論如何，其贏得市場不少的「芳心」，卻也是不爭的事實。當然，ASIC也不甘於此，積極地增加某種水準的可程式化能力，以期讓兩者間的界線越來越模糊。儘管鹿死誰手還仍未定，但可以想見的是，可程式化SoC將會不斷地朝主流地位邁進，至於要知道何時才會「全面執政」，那還真沒有人可以說得準呢！ Original link:
|
|||
